DDC 005.115
Tác giả CN Wille, Robert.
Nhan đề Towards a design flow for reversible logic / Robert Wille, Rolf Drechsler.
Thông tin xuất bản Dordrecht ;New York :Springer Verlag,2010.
Mô tả vật lý xiii, 184 p. : ;cm.
Tóm tắt Trình bày quy trình thiết kế logic thuận nghịch, bao gồm các phương pháp tiên tiến để tổng hợp, tối ưu hóa, xác minh và gỡ lỗi. Các phương pháp hình thức như tính thỏa mãn Boolean và sơ đồ quyết định được khai thác. Bằng cách kết hợp các kỹ thuật được đề xuất trong sách, có thể tổng hợp các mạch thuận nghịch biểu diễn các hàm lớn. Các phương pháp tối ưu hóa đảm bảo rằng các mạch thu được có chi phí thấp. Cuối cùng, một phương pháp kiểm tra tương đương và gỡ lỗi tự động cho phép xác minh các kết quả thu được và giúp tăng tốc độ tìm kiếm lỗi trong trường hợp có sai sót trong thiết kế. Bằng cách kết hợp các phương pháp tương ứng, một quy trình thiết kế đầu tiên cho các mạch thuận nghịch có kích thước đáng kể được hình thành. Tài liệu dành cho các nhà khoa học máy tính và kiến trúc sư máy tính và không yêu cầu kiến thức trước đó về vật lý của logic thuận nghịch hoặc tính toán lượng tử.
Thuật ngữ chủ đề Logic máy tính
Thuật ngữ chủ đề Lập trình logic
Thuật ngữ chủ đề Tính toán thuận nghịch
Thuật ngữ chủ đề Kiến trúc máy tính
Tác giả(bs) CN Drechsler, Rolf.
00001350cam a22003857a 4500
00160276
002131
004370212CC-8AE4-4CDD-A68D-53ACF782D3A7
005202601150843
008100713s2010 ne a b 001 0 eng d
0091 0
039|y20260115084332|zthuydh
08200|a005.115|bWIL
1001 |aWille, Robert.
24510|aTowards a design flow for reversible logic /|cRobert Wille, Rolf Drechsler.
260 |aDordrecht ;|aNew York :|bSpringer Verlag,|c2010.
300 |axiii, 184 p. : ;|ccm.
520|aTrình bày quy trình thiết kế logic thuận nghịch, bao gồm các phương pháp tiên tiến để tổng hợp, tối ưu hóa, xác minh và gỡ lỗi. Các phương pháp hình thức như tính thỏa mãn Boolean và sơ đồ quyết định được khai thác. Bằng cách kết hợp các kỹ thuật được đề xuất trong sách, có thể tổng hợp các mạch thuận nghịch biểu diễn các hàm lớn. Các phương pháp tối ưu hóa đảm bảo rằng các mạch thu được có chi phí thấp. Cuối cùng, một phương pháp kiểm tra tương đương và gỡ lỗi tự động cho phép xác minh các kết quả thu được và giúp tăng tốc độ tìm kiếm lỗi trong trường hợp có sai sót trong thiết kế. Bằng cách kết hợp các phương pháp tương ứng, một quy trình thiết kế đầu tiên cho các mạch thuận nghịch có kích thước đáng kể được hình thành. Tài liệu dành cho các nhà khoa học máy tính và kiến trúc sư máy tính và không yêu cầu kiến thức trước đó về vật lý của logic thuận nghịch hoặc tính toán lượng tử.
650 0|aLogic máy tính
650 0|aLập trình logic
650 0|aTính toán thuận nghịch
650 0|aKiến trúc máy tính
7001 |aDrechsler, Rolf.
8561|uhttps://thuvien.huce.edu.vn/kiposdata2/anhbiadaidien/hoclieumo/sachthamkhao/tháng 1.2026/towards a design flow for reversible logic_thumbimage.png
890|a0|b0|c1|d0
Không tìm thấy biểu ghi nào